SRAM在新一代IoT和可穿戴嵌入式设计中的作用

上世纪90年代中期，英特尔要求把SRAM统合到自己的处理器中，这给世界各地的独立式SRAM供应商带给灭顶之灾。仅次于的SRAM市场(PC高速缓存)一夜之间销声匿迹，只留给少数细分市场应用于。SRAM的高性能存储器(采访时间较短、待机功耗小)价值主张因其较高的价格和容量容许(目前的最低容量是288Mb)而高度有限。

由于SRAM每个单元有四到六个晶体管，完全无法与DRAM和存储器竞争(这两种存储器每个单元只有1个晶体管)；每个单元的晶体管数越多就意味著板容量和成本就越较低。因此，对包含98%的市场总额的传统存储应用于而言，SRAM是一种不托现实的解决方案。

　　自英特尔开始映射SRAM以来，大多数SRAM供应商早已作出适当调整，或重开工厂，或非常丰富SRAM之外的其它产品组合。对SRAM的运用则改向拒绝高性能的专门应用于，主要还包括工业、汽车和国防领域。SRAM的整体市场在2002年到2013年间的年均填充增长率(CAGR)为-13%。

然而，若指出这种技术早已日薄西山还为时尚早。实质上，由于种种因素的起到，在未来几年我们预计将不会看见长年被冷遇的SRAM东山再起。在本文中，我们将探究让SRAM重拾新生的技术变革以及使之需要符合未来市场需求的SRAM技术发展趋势。

　　SRAM重返主流嵌入式设计　　SRAM重返主流设计的动力十分耐人寻味，力图代替SRAM的潮流突然再次发生反败为胜。英特尔要求映射SRAM，这在当时是个十分英明的决策。SRAM不仅成本效益更高，而且还是技术一流的解决方案。

与外部SRAM比起，嵌入式SRAM的存取时间更加出众，要告诉对于高速缓存存储器而言，存取时间是最关键的因素。　　自那时起着现在，处理器功能显得更为强劲，而且尺寸更加小。

随着处理器的功能日益强劲，它们拒绝高速缓存存储器性能也要有大幅度提高。但与此同时，随着每一代新工艺节点的问世，大大减小嵌入式高速缓存存储器的容量沦为一项更加艰难的挑战。SRAM享有六晶体管架构(逻辑区一般为四晶体管/单元)。这意味著随着工艺节点的增大，每平方厘米的晶体管数量将不会极高。

这样的高晶体管容量有可能造成许多问题，还包括：　　再次发生硬错误的几率减小：随着工艺技术从130nm增大到22nm，硬错误率预计将快速增长七倍。　　产量减少：由于晶体管容量减小，再加位单元大大增大，SRAM的面积更容易不受工艺变化所导致的瑕疵的影响。

这种瑕疵不会减少处理器芯片的总产量。　　功耗减少：如果SRAM位单元必需与逻辑位单元的大小完全相同，那么SRAM晶体管的尺寸就必须增大到大于逻辑晶体管。而晶体管尺寸的增大不会造成溢电流减小，最后造成待机功耗减小。　　有两种途径可以解决问题这个问题。

一种方法是为处理器中或片上系统中的SRAM面积和逻辑面积使用有所不同的工艺技术节点。但这样做到的后果则是处理器的大部分面积由SRAM包含。如果是这样，增大处理器芯片的理由就无法正式成立。

另一种方法则是把SRAM与处理器或控制器分离。有一些技术创新实质上正在减缓这种替代方案的构建。

本文来源：博鱼app下载官网-www.elglimten.com